Postingan

Gambar
 RANGKAIAN KOMBINASI PART 4 5.7 Multiplexer           Multiplexer dikenal juga dengan nama Data Selector (Pemilih Data). Fungsi peralatan ini adalah untuk melalukan salah satu dan hanya satu dari sekumpulan masukan-datanya ke keluarannya. Pemilihan masukan mana yang dilalukan ditentukan oleh kombinasi sinyal yang diberikan pada masukan kendalinya (control input). Untuk memilih data yang ke i, artinya membuat keluaran sama dengan data masukan ke i, yaitu Z = I i , sukumin yang dibentuk oleh peubah kendali, sebut saja m i , dibuat berlogika 1. Jadi, untuk memilih salah satu dari 2 n masukan, dibutuhkan n bit kendali. Dengan demikian keadaan/logika keluaran multiplexer, disingkat dengan MUX, dapat dituliskan sebagai:           Sebagai contoh, untuk MUX dengan 4 masukan data, yang disebut juga sebagai MUX 4 x 1, ada n = 2 sinyal kendali. Bila kita sebut sinyal kendali tersebut sebagai A dan B, dan masukan datanya disebut I 0 , I 1 , I 2 dan I 3 , maka persamaan keluarannya dapat ditulis
Gambar
RANGKAIAN KOMBINASI PART 3 5.5 Rangkaian pengurang     Seperti telah diterangkan di bab sebelumnya, operasi pengurangan dapat dilaksanakan dengan penjumlahan dengan komplemen bilangan pengurang. Ini tidak berarti bahwa rangkaian untuk pengurangan tidak dapat dibentuk. Yang perlu diperhatikan dalam operasi pengurangan adalah adanya pinjaman (borrow) dari bit yang lebih mahal bila bit pengurang lebih besar dari pada bit yang dikurangi.           Sebagaimana pada penjumlah, dalam hal pengurangan juga ada pengurang paruh dan pengurang penuh. Kalau kedua operand disebut x dan y, selisih disebut D (difference) dan pinjaman disebut B (borrow), maka tabel kebenaran pengurang paruh dapat dibuat seperti pada Gambar 5.12. Gambar 5.12. Tabel-tabel kebenaran rangkaian pengurang (a) pengurang paruh: D = x - y (b) pengurang penuh: D = x - y - z           Dari Gambar 5.12 dapat diperoleh persamaan: (5.12)                     Pada Gambar 5.12(b) ditunjukkan tabel kebenaran pengurang penuh dan dari
Gambar
 RANGKAIAN KOMBINASI PART 2 5.4 Rangkaian Penjumlah     Operasi yang paling mendasar dalam suatu sistem digital adalah penjumlahan; hampir semua operasi aljabar dapat dilaksanakan dengan operasi penjumlahan. Rangkaian penjumlah yang paling sederhana dan mendasar adalah penjumlah yang menjumlahkan dua angka biner. Untuk mengetahui bentuk rangkaian yang dibutuhkan kita lihat hukum penjumlahan dua angka biner sebagai berikut :                                         0 + 0 = 0 1 + 0 = 1                                         0 + 1 = 1 1 + 1 = 0 carry 1 = 10                                                                            (simpan)      Kalau kita perhatikan operasi perjumlahan diatas, kita akan lihat bahwa perjumlahan sama dengan operasi OR dengan pengecualian untuk keadaan kedua angka yang dijumlahkan berharga 1. Juga dapat dilihat bahwa hasil perjumlahan adalah 1 bila kedua angka tidak sama sedangkan bila kedua angka yang dijumlahkan sama, maka hasilnya adalah 0. Tetapi untuk k
Gambar
 RANGKAIAN KOMBINASI      Semua rangkaian logika dapat digolongkan atas dua jenis, yaitu rangkaian kombinasi (combinational circuit) dan rangkaian berurut (sequential circuit). Perbedaan kedua jenis rangkaian ini terletak pada sifat keluarannya. Keluaran suatu rangkaian kombinasi setiap saat hanya ditentukan oleh masukan yang diberikan saat itu. Keluaran rangkaian berurut pada setiap saat, selain ditentukan oleh masukannya saat itu, juga ditentukan oleh keadaan keluaran saat sebelumnya, jadi juga oleh masukan sebelumnya. Jadi, rangkaian berurut tetap mengingat keluaran sebelumnya dan dikatakan bahwa rangkaian ini mempunyai ingatan (memory). Kemampuan mengingat pada rangkaian berurut ini diperoleh dengan memberikan tundaan waktu pada lintasan balik (umpan balik) dari keluaran ke masukan. Secara diagram blok, kedua jenis rangkaian logika ini dapat digambarkan seperti pada Gambar 5.1. Gambar 5.1. Model Umum Rangkaian Logika (a) Rangkaian Kombinasi     (b) Rangkaian Berurut      Perhatikan